PCB疊層設計_－PCB新聞|線路板|印刷電路板|PCB信息網(wǎng)|pcb

PCB的疊層設計不是層的簡單堆疊，其中地層的安排是關鍵，它與信號的安排和走向有密切的關系。多層板的設計和普通的PCB相比，除了添加了必要的信號走線層之外，最重要的就是安排了獨立的電源和地層（鋪銅層）。在高速數(shù)字電路系統(tǒng)中，使用電源和地層來代替以前的電源和地總線的優(yōu)點主要在于： 

    1）為數(shù)字信號的變換提供一個穩(wěn)定的參考電壓。 

    2）均勻地將電源同時加在每個邏輯器件上。 

    3）有效地抑制信號之間的串擾。 

    其原因在于，使用大面積鋪銅作為電源和地層大大減小了電源和地的電阻，使得電源層上的電壓均勻平穩(wěn)，而且可以保證每根信號線都有很近的地平面相對應，這同時也減小了信號線的特征阻抗，也可有效地減少串擾。所以，對于某些高端的高速電路設計，已經明確規(guī)定一定要使用6層（或以上的）的疊層方案，如Intel對PC133內存模塊PCB的要求。這主要就是考慮到多層板在電氣特性，以及對電磁輻射的抑制，甚至在抵抗物理機械損傷的能力上都明顯優(yōu)于低層數(shù)的PCB。 

    一般情況下均按以下原則進行疊層設計：滿足信號的特征阻抗要求;滿足信號回路最小化原則；滿足最小化PCB內的信號干擾要求;滿足對稱原則。具體而言在設計多層板時需要注意以下幾個方面： 

    1）一個信號層應該和一個敷銅層相鄰，信號層和敷銅層要間隔放置，最好每個信號層都能和至少一個敷銅層緊鄰。信號層應該和臨近的敷銅層緊密耦合（即信號層和臨近敷銅層之間的介質厚度很?。?。 

    2）電源敷銅和地敷銅應該緊密耦合并處于疊層中部。縮短電源和地層的距離，有利于電源的穩(wěn)定和減少EMI。盡量避免將信號層夾在電源層與地層之間。電源平面與地平面的緊密相鄰好比形成一個平板電容，當兩平面靠的越近，則該電容值就越大。該電容的主要作用是為高頻噪聲（諸如開關噪聲等）提供一個低阻抗回流路徑，從而使接收器件的電源輸入擁有更小的紋波，增強接收器件本身的性能。 

    3）在高速的情況下，可以加入多余的地層來隔離信號層，多個地敷銅層可以有效地減小PCB的阻抗，減小共模EMI。但建議盡量不要多加電源層來隔離，這樣可能造成不必要的噪聲干擾。 

    4）系統(tǒng)中的高速信號應該在內層且在兩個敷銅之間，這樣兩個敷銅可以為這些高速信號提供屏蔽作用，并將這些信號的輻射限制在兩個敷銅區(qū)域。 

    5）優(yōu)先考慮高速信號、時鐘信號的傳輸線模型，為這些信號設計一個完整的參考平面，盡量避免跨平面分割區(qū)，以控制特性阻抗和保證信號回流路徑的完整。 

    6）兩信號層相鄰的情況。對于具有高速信號的板卡，理想的疊層是為每一個高速信號層都設計一個完整的參考平面，但在實際中我們總是需要在PCB層數(shù)和PCB成本上做一個權衡。在這種情況下不能避免有兩個信號層相鄰的現(xiàn)象。目前的做法是讓兩信號層間距加大和使兩層的走線盡量垂直，以避免層與層之間的信號串擾。 

    7）鋪銅層最好要成對設置，比如六層板的2、5層或者3、4層要一起鋪銅，這是考慮到工藝上平衡結構的要求，因為不平衡的鋪銅層可能會導致PCB的翹曲變形。 

    8）次表面（即緊靠表層的層）設計成地層，有利于減小EMI。 

    9）根據(jù)PCB器件密度和引腳密度估算出所需信號層數(shù)，確定總層數(shù)。 

    板層的結構是決定系統(tǒng)的EMC性能一個很重要的因素。一個好的板層結構對抑制PCB中輻射起到良好的效果。在現(xiàn)在常見的高速電路系統(tǒng)中大多采用多層板而不是單面板和雙面板。下面分別就四層板、六層板、八層板、十層板的板層結構設計做一簡單的說明。 

    四層板設計 

    表1 四層板疊層設計示例 

    一般來說，對于較復雜的高速電路，最好不采用四層板，因為它存在若干不穩(wěn)定因素，無論從物理上還是電氣特性上。如果一定要進行四層板設計，則可以考慮設置為：電源-信號-信號-地。還有一種更好的方案是：外面兩層均走地層，內部兩層走電源和信號線。這種方案是四層板設計的最佳疊層方案，對EMI有極好的抑制作用，同時對降低信號線阻抗也非常有利，但這樣布線空間較小，對于布線密度較大的板子顯得比較困難。 

    六層板設計 

    現(xiàn)在很多電路板都采用六層板技術，比如內存模塊PCB的設計，大部分都采用六層板（高容量的內存模塊可能采用10層板）。最常規(guī)的六層板疊層是這樣安排的：信號-地-信號-信號-電源-信號。從阻抗控制的觀點來講，這樣安排是合理的，但由于電源離地平面較遠，對較小共模EMI的輻射效果不是很好。如果改將敷銅區(qū)放在3和4層，則又會造成較差的信號阻抗控制及較強的差模EMI等問題。還有一種添加地平面層的方案，布局為：信號-地-信號-電源-地-信號，這樣無論從阻抗控制還是從降低EMI的角度來說，都能實現(xiàn)高速信號完整性設計所需要的環(huán)境。但不足之處是層的堆疊不平衡，第3層是信號走線層，但對應的第4層卻是大面積敷銅的電源層，這在PCB工藝制造上可能會遇到一點問題，在設計時可以將第3層所有空白區(qū)域敷銅來達到近似平衡結構的效果。 

    表2 六層板疊層設計示例 

    下面就表2中所列四種6層板結構做一說明。 

    A：第2和第5層為電源和地敷銅，由于電源敷銅阻抗高，對控制共模EMI輻射非常不利。不過，從信號的阻抗控制觀點來看，這一方法卻是非常正確的。因為這種板層設計中，信號走線層的Layer1和Layer3，Layer4和Layer6構成了兩對較為合理的走線組合。 

    B：將電源和地分別放在第3和第4層，這一設計解決了電源敷銅阻抗問題，由于第1層和第6層的電磁屏蔽性能差，增加了差模EMI。如果兩個外層上的信號線數(shù)量最少，走線長度很短（短于信號最高諧波波長的1/20），則這種設計可以解決差模EMI問題。將外層上的無元件和無走線區(qū)域敷銅填充并將敷銅區(qū)接地（每1/20波長為間隔），則對差模EMI的抑制特別好。 

    C：從信號的質量角度考慮，很顯然這種板層安排最為合理的。因為這樣的結構對信號高頻回流的路徑是比較理想的。但是這樣安排有個比較突出的缺點，即信號的走線層少。所以這樣的系統(tǒng)適用于高性能的要求。 

    D：這可實現(xiàn)信號完整性設計所需要的環(huán)境。信號層與接地層相鄰，電源層和接地層配對。顯然，不足之處是層的結構不平衡（不平衡的敷銅可能會導致PCB的翹曲變形）。解決問題的辦法是將第3層所有的空白區(qū)域敷銅，敷銅后如果第3層的敷銅密度接近于電源層或接地層，這塊板可以不嚴格地算作是結構平衡的電路板。敷銅區(qū)必須接電源或接地。 

    八層板設計 

    表3 八層板疊層示例 

    現(xiàn)在使用的八層板多數(shù)是為了提高六層板的信號質量而設計的。由表3中可以知道，八層板相比六層板并沒有增加信號的走線層，而是多了兩個敷銅層，所以可以優(yōu)化系統(tǒng)的EMC性能。 

    十層板設計 

    表4 十層板疊層示例 

    十層的PCB絕緣介質層很薄，信號層可以離地平面很近，這樣就非常好地控制了層間的阻抗變化，一般只要不出現(xiàn)嚴重的疊層設計錯誤，設計者都能較容易地完成高質量的高速電路板設計。如果走線非常復雜，需要更多的走線層，我們可以將疊層設置為：信號-信號-地-信號-信號-信號-信號-電源-信號-信號。當然這種情況不是最理想的，我們要求信號走線能在少量的層中布完，而是用多余的地層來隔離其他信號層，所以更通常的疊層方案是：信號-地-信號-信號-電源-地-信號-信號-地-信號?？梢钥吹?，這里使用了三層地平面層，而只用了一層電源（我們只考慮單電源的情況）。這是因為，雖然電源層在阻抗控制上的效果和地平面層一樣，但電源層上的電壓受干擾較大，存在較多的高階諧波，對外界的EMI也強，所以和信號走線層一樣，是最好被地平面屏蔽起來的。同時，如果使用多余的電源層來隔離，回路電流將不得不通過去耦電容來實現(xiàn)從地平面到電源平面的轉換。這樣，在去耦電容上過多的電壓降會產生不必要的噪聲。 

    其實在疊層設計時還是需要靈活運用上述原則的。有時并不能同時滿足所有原則或者將所有原則應用到最佳，這就需要根據(jù)實際的系統(tǒng)要求選擇確定適當?shù)陌鍖咏Y構。