為增加系統(tǒng)的抗電磁干擾能力需要采取哪些措施（二）

(1)減少信號線：之間的交叉干擾
在點a，具有上升時間Tr的階躍信號通過引線ab被傳輸?shù)浇K端b。AB線上信號的延遲時間為Td。在d點，由于a點信號的前向傳輸、到達(dá)b點后信號的反射和AB線的延遲，在t  d時間后將感應(yīng)出寬度為tr的尋呼脈沖信號。在c點，由于AB線上信號的傳輸和反射，將感應(yīng)出寬度為AB線上信號延遲時間兩倍的正脈沖信號，即2Td。這就是信號之間的交叉干擾。干擾信號的強(qiáng)度與點C信號的di/at和線間距離有關(guān)。當(dāng)兩個信號線不是很長時，我們在AB上看到的實際上是兩個脈沖的疊加。
采用CMOS工藝制造的微控制器具有高輸入阻抗、高噪聲和高噪聲容限。數(shù)字電路疊加100~200mv噪聲，不影響其工作。如果圖中的AB線是模擬信號，這種干擾將變得無法忍受。例如，如果印刷電路板是四層板，其中一層是大面積接地，或者是雙面板，而信號線的相對側(cè)是大面積接地，則信號之間的交叉干擾會變小。原因是信號線的特征阻抗大面積降低，D端的信號反射大大降低。特征阻抗與信號線和地之間的介電常數(shù)的平方成反比，與介質(zhì)厚度的自然對數(shù)成正比。如果AB線是模擬信號，為了避免數(shù)字電路信號線CD對AB的干擾，AB  線下要有大面積的接地，AB線與CD線的距離要比AB線與接地的距離大2~3倍。當(dāng)?shù)仄帘慰梢杂茫€左右兩邊的布以地線可以在有鉛結(jié)的一邊找到。
(2)降低電源噪聲
當(dāng)電源向系統(tǒng)提供能量時，它也會向所提供的電源添加噪聲。電路中微控制器的復(fù)位線、中斷線等控制線最容易受到外部噪聲干擾。對電網(wǎng)的強(qiáng)干擾通過電源進(jìn)入電路，即使在電池供電系統(tǒng)中，電池本身也有高頻噪聲。模擬電路中的模擬信號經(jīng)不起電源的干擾。