降低噪聲與電磁干擾的經(jīng)驗(yàn)（二）

（1）時(shí)鐘、總線、片選信號(hào)要遠(yuǎn)離I/O線和接插件。
      （2）模擬電壓輸入線、參考電壓端要盡量遠(yuǎn)離數(shù)字電路信號(hào)線，特別是時(shí)鐘。
      （3）對(duì)A/D類器件，數(shù)字部分與模擬部分寧可統(tǒng)一下也不要交叉。
      （4） 時(shí)鐘線垂直于I/O線比平行I/O線干擾小，時(shí)鐘元件引腳遠(yuǎn)離I/O電纜。
      （5）元件引腳盡量短，去耦電容引腳盡量短。
      （6）關(guān)鍵的線要盡量粗，并在兩邊加上保護(hù)地。高速線要短要直。
      （7）對(duì)噪聲敏感的線不要與大電流，高速開關(guān)線平行。
      （8）石英晶體下面以及對(duì)噪聲敏感的器件下面不要走線。
      （9）弱信號(hào)電路，低頻電路周圍不要形成電流環(huán)路。
      （10）任何信號(hào)都不要形成環(huán)路，如不可避免，讓環(huán)路區(qū)盡量小。
      （11）每個(gè)集成電路一個(gè)去耦電容。每個(gè)電解電容邊上都要加一個(gè)小的高頻旁路電容。
      （12）用大容量的鉭電容或聚酷電容而不用電解電容作電路充放電儲(chǔ)能電容。使用管狀電容時(shí)，外殼要接地。